五、中央处理器

本章导览

共 7 个小节：CPU 功能 & 结构、指令执行过程、数据通路、控制器、异常和中断机制、指令流水线、多处理器的基本概念

本章重点

• CPU = 运算器 + 控制器；关键寄存器 PC、IR、MAR、MDR、ACC
• 指令周期：取指 → 间址 → 执行 → 中断
• 两种控制器：硬布线（快、难改）vs 微程序（灵活、慢）；含指令流水线、中断机制

CPU 功能 & 结构

关键点

• CPU = 运算器（ALU）+ 控制器（CU），完成取指、译码、执行、写回
• 关键寄存器：PC（下条指令地址）、IR（当前指令）、MAR / MDR（访存）、ACC（累加）
• 易错：区分对程序员透明（如 MAR/MDR/IR）与可见（如 PC）的寄存器

指令执行过程

关键点

• 指令周期主线：取指 IF → 译码 ID → 执行 EX → 写回 WB
• 按时钟周期分步完成，CPI = 每条指令平均时钟周期数
• 不同指令执行步骤数不同，影响整体性能

数据通路

关键点

• 数据通路 = CPU 内数据传送加工的路径（寄存器、ALU、总线）
• 单总线：结构简单、成本低，但一个时钟只能传一次、易冲突
• 专用通路：并行、速度快，但硬件复杂、成本高

单总线结构

专用通路结构

控制器

关键点

• 硬布线控制器：组合逻辑直接产生控制信号，快但难改扩展（RISC 常用）
• 微程序控制器：用微指令产生信号，灵活易改但慢（CISC 常用）
• 对比核心：硬布线快、微程序灵活

硬布线控制器

微程序控制器

关键点

（1）微程序控制器的基本原理 （2）微指令的设计 优点：可以缩短微指令字长。 缺点：要通过译码电路后再发出微命令，因此比直接编码方式慢。 （3）微程序控制单元的设计

异常和中断机制

关键点

• 异常（Exception）：CPU 内部执行指令时产生（如除零、缺页），同步
• 中断（Interrupt）：外部设备引发，异步，与当前指令无关
• 处理流程：关中断 → 保存断点 / 现场 → 转中断服务程序 → 恢复返回

指令流水线

关键点

• 流水线：把指令拆成取指 / 译码 / 执行 / 访存 / 写回多段重叠执行，提升吞吐率
• 性能：吞吐率、加速比；理想 k 段流水把 n 条指令从 n·k 降到约 n+k-1 周期
• 三类冒险：结构 / 数据 / 控制；超标量等多发技术进一步提速

多处理器的基本概念

关键点

• 多个 CPU 协同工作，提升性能与可靠性（大纲只要求基本概念，只考选择题）
• 分类：SMP（对称多处理、共享主存）、NUMA（非一致访存）、MPP（大规模并行）
• 并行粒度与通信开销是关键权衡